Cover Image

Desenvolvimento de um módulo para template matching baseado em ZNCC com prototipação em FPGA

Template matching ou casamento de padrões é um problema clássico de visão computacional, soluções para esse problema se aplicam a reconhecimento, detecção e rastreamento de objetos. O casamento de padrões consiste em buscar regiões de uma imagem fonte que mais se assemelham a uma imagem menor de ref...

Full description

Main Author: ALBUQUERQUE, Érika Spencer de
Other Authors: BARROS, Edna Natividade da Silva
Format: masterThesis
Language: por
Published: Universidade Federal de Pernambuco 2018
Subjects:
Ciência da computação
Hardware
Visão por computador
Online Access: https://repositorio.ufpe.br/handle/123456789/26723
Tags: Add Tag
No Tags, Be the first to tag this record!
id ir-123456789-26723
recordtype dspace
spelling ir-123456789-267232019-10-26T02:25:53Z Desenvolvimento de um módulo para template matching baseado em ZNCC com prototipação em FPGA ALBUQUERQUE, Érika Spencer de BARROS, Edna Natividade da Silva http://lattes.cnpq.br/2803121712514234 http://lattes.cnpq.br/6291354144339437 Ciência da computação Hardware Visão por computador Template matching ou casamento de padrões é um problema clássico de visão computacional, soluções para esse problema se aplicam a reconhecimento, detecção e rastreamento de objetos. O casamento de padrões consiste em buscar regiões de uma imagem fonte que mais se assemelham a uma imagem menor de referência (template). Uma abordagem para realizar essa busca baseia-se em comparar, através de uma medida de similaridade, a imagem de referencia com cada janela de mesma dimensão da imagem fonte. A métrica Correlação Cruzada Normalizada de Média Zero (ZNCC) é uma medida de similaridade amplamente utilizada em problemas de casamento de padrões devido a sua robustez a variações lineares de brilho e contraste. O principal desafio para o casamento de padrões, especialmente usando a métrica ZNCC é o alto custo computacional de calcular os valores de ZNCC referentes a cada janela de imagem. Há ainda, aplicações que requerem o casamento de padrões para múltiplos padrões (templates), como por exemplo, o rastreio de múltiplos objetos independentes ou de múltiplas poses do mesmo objeto , isso multiplica o custo computacional da operação, tornando difícil a obtenção de uma solução em tempo real. Esse trabalho propõe uma arquitetura de módulo em hardware com prototipação em FPGA que explora conceitos de paralelismo e pipeline para acelerar o cálculo da ZNCC entre uma imagem e múltiplos padrões. Resultados experimentais mostram que o módulo proposto chega a acelerar em 3x o tempo de processamento comparado às implementações em GPU e CPU. Além disso, o acelerador proposto alcança um dempenho de tempo real (32.13FPS) para o processamento de até 10 templates (Imagem 432x432 e template 72x144) (ALBUQUERQUE et al., 2016). CAPES Template matching ou casamento de padrões é um problema clássico de visão computacional, soluções para esse problema se aplicam a reconhecimento, detecção e rastreamento de objetos. O casamento de padrões consiste em buscar regiões de uma imagem fonte que mais se assemelham a uma imagem menor de referência (template). Uma abordagem para realizar essa busca baseia-se em comparar, através de uma medida de similaridade, a imagem de referencia com cada janela de mesma dimensão da imagem fonte. A métrica Correlação Cruzada Normalizada de Média Zero (ZNCC) é uma medida de similaridade amplamente utilizada em problemas de casamento de padrões devido a sua robustez a variações lineares de brilho e contraste. O principal desafio para o casamento de padrões, especialmente usando a métrica ZNCC é o alto custo computacional de calcular os valores de ZNCC referentes a cada janela de imagem. Há ainda, aplicações que requerem o casamento de padrões para múltiplos padrões (templates), como por exemplo, o rastreio de múltiplos objetos independentes ou de múltiplas poses do mesmo objeto , isso multiplica o custo computacional da operação, tornando difícil a obtenção de uma solução em tempo real. Esse trabalho propõe uma arquitetura de módulo em hardware com prototipação em FPGA que explora conceitos de paralelismo e pipeline para acelerar o cálculo da ZNCC entre uma imagem e múltiplos padrões. Resultados experimentais mostram que o módulo proposto chega a acelerar em 3x o tempo de processamento comparado às implementações em GPU e CPU. Além disso, o acelerador proposto alcança um dempenho de tempo real (32.13FPS) para o processamento de até 10 templates (Imagem 432x432 e template 72x144) (ALBUQUERQUE et al., 2016). 2018-09-18T16:04:15Z 2018-09-18T16:04:15Z 2017-06-30 masterThesis https://repositorio.ufpe.br/handle/123456789/26723 por openAccess Attribution-NonCommercial-NoDerivs 3.0 Brazil http://creativecommons.org/licenses/by-nc-nd/3.0/br/ application/pdf Universidade Federal de Pernambuco UFPE Brasil Programa de Pos Graduacao em Ciencia da Computacao
institution REPOSITORIO UFPE
collection REPOSITORIO UFPE
language por
topic Ciência da computação
Hardware
Visão por computador
spellingShingle Ciência da computação
Hardware
Visão por computador
ALBUQUERQUE, Érika Spencer de
Desenvolvimento de um módulo para template matching baseado em ZNCC com prototipação em FPGA
description Template matching ou casamento de padrões é um problema clássico de visão computacional, soluções para esse problema se aplicam a reconhecimento, detecção e rastreamento de objetos. O casamento de padrões consiste em buscar regiões de uma imagem fonte que mais se assemelham a uma imagem menor de referência (template). Uma abordagem para realizar essa busca baseia-se em comparar, através de uma medida de similaridade, a imagem de referencia com cada janela de mesma dimensão da imagem fonte. A métrica Correlação Cruzada Normalizada de Média Zero (ZNCC) é uma medida de similaridade amplamente utilizada em problemas de casamento de padrões devido a sua robustez a variações lineares de brilho e contraste. O principal desafio para o casamento de padrões, especialmente usando a métrica ZNCC é o alto custo computacional de calcular os valores de ZNCC referentes a cada janela de imagem. Há ainda, aplicações que requerem o casamento de padrões para múltiplos padrões (templates), como por exemplo, o rastreio de múltiplos objetos independentes ou de múltiplas poses do mesmo objeto , isso multiplica o custo computacional da operação, tornando difícil a obtenção de uma solução em tempo real. Esse trabalho propõe uma arquitetura de módulo em hardware com prototipação em FPGA que explora conceitos de paralelismo e pipeline para acelerar o cálculo da ZNCC entre uma imagem e múltiplos padrões. Resultados experimentais mostram que o módulo proposto chega a acelerar em 3x o tempo de processamento comparado às implementações em GPU e CPU. Além disso, o acelerador proposto alcança um dempenho de tempo real (32.13FPS) para o processamento de até 10 templates (Imagem 432x432 e template 72x144) (ALBUQUERQUE et al., 2016).
author2 BARROS, Edna Natividade da Silva
format masterThesis
author ALBUQUERQUE, Érika Spencer de
author_sort ALBUQUERQUE, Érika Spencer de
title Desenvolvimento de um módulo para template matching baseado em ZNCC com prototipação em FPGA
title_short Desenvolvimento de um módulo para template matching baseado em ZNCC com prototipação em FPGA
title_full Desenvolvimento de um módulo para template matching baseado em ZNCC com prototipação em FPGA
title_fullStr Desenvolvimento de um módulo para template matching baseado em ZNCC com prototipação em FPGA
title_full_unstemmed Desenvolvimento de um módulo para template matching baseado em ZNCC com prototipação em FPGA
title_sort desenvolvimento de um módulo para template matching baseado em zncc com prototipação em fpga
publisher Universidade Federal de Pernambuco
publishDate 2018
url https://repositorio.ufpe.br/handle/123456789/26723
_version_ 1648654912021594112
score 13.657419

Similar Items